PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-087575

(43)Date of publication of application: 21.05.1984

(51)Int.CI.

G06F 15/332

(21)Application number: 57-196802

(71)Applicant: FUJITSU LTD

(22)Date of filing:

11.11.1982

(72)Inventor: MIYANO YOSHINOBU


HASHIGUCHI KOJI

(54) DATA REARRANGING CIRCUIT

(57)Abstract:

PURPOSE: To output an internal data to the outside without losing it and to execute a maintenance and a diagnosis by constituting a multiplexer so that an external input to the rearranging upper face or an output of the rearranging lower face can be selected.

CONSTITUTION: An input of a rearranging CT upper face 13a is constituted so that an external input or an output of a CT lower face 13b can be selected by a multiplexer 15. By selecting the output of the CT lower face 13b as the input of the CT upper face 13a, a loop is formed in the inside. In this case, by an input of clock pulses of 2n pieces, a series output of the CT upper face 13a is inputted to a series input of the CT lower face 13b ay a bit correspondence, and also the output of the CT lower face 13b can be inputted to the CT upper face 13a. In this way, by forming the loop in the inside, a data of the CT inside is not lost but can be outputted to the outside.



(B)



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(9) 日本国特許庁 (JP)

(10特許出願公開

母公開特許公報 (A)

昭59—87575

இInt. Cl.3 G 06 F 15/332 識別記号

厅内整理番号 7056-5B 例公開 昭和59年(1984)5月21日

発明の数 1 審査請求 有

富士通株式会社内

人 富士通株式会社

(全 4 質)

外3名

匈データ並び換え回路

者

创特

昭57一196802

②出

昭57(1982)11月11日

仍発 明

川崎市中原区上小田中1015番地

宮野柴伸

邳代 理 人 弁理士 青木朗

@発明者 稻口幸治

川崎市中原区上小田中1015番地

川崎市中原区上小田中1015番地

頭

る田

富士通株式会社内

40

1. 妈明の名称

データ派び換え回路

2. 特許請求の飛頭

N個のデータ $| N = r_1 \times r_2 \setminus N$. $r_1 \cdot r_2$ はとも に2以上の遊戯1の雕版フーリエ変換をr,点似版 フーリエ変換とrg点縮版フーリエ変換に分解して、 その慇懃フーリエ変換アルゴリズムを並列パイプ タインで発現するためのデータルびに優え回路で あって、nピットのシフトレジスタをn個並列に 並べたビット行列による並び換え(CT)上面と、 的配並びに変え(CTI上間の直列出力を識列入 力する並び換えしCT)下面と、前船並び換え (CT)上面の入力に接続され、劇配並び換え してT1下回の山力と外部入刀の何れかを遊択で きるよりにしたマルナブレクサにより掲記された ことを存放とするデータ並び幾名回路。

8. 弱弱の評別な説明

(1) 発明の投術分野

本站明は高速フーリエ変換にわけるアルゴリズ

ムを並列パイプラインで表現するための回路に用 いるデータ並び換え回路しコーナターナ、以下 CTと明称する)に随するものである。

(2) 技術の背景

N何のテータ(N=ri×ri、N, ri, riはとも に2以上の乾徴1の艦散フーリエ変換(以下DFT と称する)を行なう同路は高速フーリエ変換(以 下PFTと称するりといり手供を採用することが 多いn FFTとはN点DFTをri点DFTとrz点 DFTとに分解して兼算四致を減らしより違い DFTを行なうための手法である。

このFFTアルゴリズムを並列パイプラインで **東現した回路には郷1図の財成例で示すようにそ** の回路中にCTを必要とする。 城1図の将成例に かいて1 はCTを、2は『点DFT(えたはFFT) を、8はCTを、4はひねり係数供給固路を、5 はょ以DFT(またはFFT)をそれぞれ示し、 四路1により「何のデータを何時入刀して回路 5 によりr 値のデータの同時川刀を行なうn としに かいて回答えは必ずしも必要ではない。

(3) 従来技術と問題点

使来のシフトレシスタを使用したCTの個路について脱明する。まず地2回はCTの腐成要素となる n ピットシフトレジスタであって、1 ピット限列入力端子10h に、n ピット並列入力端子11 a、……11 n とn ピット 北列山力端子12 a、……12 n および図示しないが何列入力、設列入力選択粒子とクロック入力端子を省している。またmピットシフトレジスタを2個以上直列に接続してn ビットシフトレジスタを形成することも考えられる。

との n ピットピットシフトレジスタを第2図の ととくn 個並列に並べたピット行列13 a, 13b を作る。と x K 13 a を C T 上版、13bを C T 下面と称するn 州2図において C T 上面の Aij は むから 1 神目のシフトレシスタの j ピット目を頼 切し、C T 下面の Bij は上から i 帝目のシフトレ ジスタの j ピット目を衰弱している (), 1=1, …… n)。 そしてピット Aij がピット Bij へ複写 されるように C T 上側 1 N a の各 ンフトレジスタ

保守融所を可能にしたCTを提供することを目的 とするものである。

切 毎月の間以

この目的は不発明によればN例のデータ(N= I,× II、N. II、I はともに 2以上の整数)の離散フーリエ変換をII、点階散フーリエ変換とIII、 その機敢フーリエ変換に対応して、その機敢フーリエ変換に対応して、その機敢フーリエ変換に分がして、その機敢フーリエ変換に分がして、モビットの機力のデータ並び換え面はであって、エビット行列によるでは、前記が換え(CT)上面の以列出力を直列入力する並び換え(CT)上面の以列出力を直列入力する並び換え(CT)上面の以入力に提施され、前記が換え(CT)下面の以入と外が入力の例れかを選択できるようにしたマルナブングにより形成されたことを特象とするアータ派が後え回路を提供することによって選成される。

(6) 発明の退縮例

以下本発明にからる契施所を図面によってが剃に似明する。

の並列山力調子をCT下面13bの並列入力端子へ接続する。以上によりn³似のデータを並べ換えるCTが延退される。倒々のデータが k ビットよりなる場合はCTを k 個別いることに なる。

つぎにれる図のCTの畑作を別り図について脱明する。別り図に示すことくクロックバルスが入力される低にCT上面13。はデータをシフトしながらデータを外部より取り込むと同時にCTド面13 b はデータをシフトしながら出力する。ロテータの取り込みが発了する。そのつぎのクロックバルスに回収してCT下面13 b への亜列入力のデを上げるとCT下面へパラレルロードされる。

かりる代3回に示すごとき従来のじてにないて は如作中のFFT回路を止めて保守船断してじて 内部のデータを失うことなく外形に出力すること ができなかった。

似 我明心目的

不死明はこの従来技術の欠点にかんがみ円配の ゲータを失りことを〈外部に山力するようにして

B5関(N. (B)は木勢則の1.到途間を示す。45 図(Nに示すととく本勢明の軽級とするところは

CT上間1.3 kの監列川力をCT下面1.3 bの區

列入力に機械し、CT下面1.3 bの出力をマルチ
ブレクサ1.5 の1.つの入力に接続し、マルチブレ
クサ1.5 にかいてはCT上面1.3 aに対する外部
入力とCT下面1.3 hの出力のど与らかを選択で
きるようにしている。をお頭 5 図(A)にないではト
ライスチートゲート1.6をCT下目1.3 bの出力
に接続し、CT上面1.3 aの出力を外部にとりだ
せるようにし、且つCT上面1.3 a、CT下面
1.3 bに対している。

第5回以のごと(CT上町13aの入力をマルチプレクサ15により外部入力とCT下回13bの出力の何れかを選択できるようにしたことにより、CT上面13aの入力としてCT下面13bの出力を選択したときに内部にループが形成される。このとき2n何のクロックベルスの入力によってビッ→対応によってCT上面13aの取列出

the they are

特開報59-87575(3)

力をCI下面131の前列入力に入力し且つCT下面135の出力をCI上面135に入力することができる。すなわちCI上面135からCI下面135に対しては

 $A_{1n} \rightarrow B_{1n}$. $A_{2n} \rightarrow B_{2n} \cdots \cdots$. $A_{nn} \rightarrow B_{nn}$ のようにデータを入刀し、且つじて下面13日からじて上面13mに対しては、

 $B_{11} \rightarrow A_{11}$. $B_{21} \rightarrow A_{21}$. ……. $B_{n,1} \rightarrow A_{n,1}$ のどと(データを送出する。

かくのごとく内部でルーブを形成することによりCT内部のデータを失うことなく外部に出力することができる。とれは物作中のFFT回路を止めて保守診断するにあたってとくに有利である。

さらにCT下個の出力にトライステートゲート 翻御国際を設け、且つ前5図側のどときタロック 翻御国際を追加することによりある図に示すでと く小容乗のCTを製器としてより大容疑の数数倍 に拡張したCTを形成することができ、特にCT を1個の郵供回路に気欲するとき非常に利利とを るn


(7) 発明の効果

以上和側に限例したでとく、本法的によれば、 CT内部のデータを失うことなく外部に出力する ことができ、似守、原斯に便利であり、また小客 扱のCTを整数倍のCTに拡張することも容易で あり、本籍別の効果は取る大である。


4. 図面の間ルを説明

部1関はドド丁の内収の1例を示すプロ・クタ、 那2関かよび 不3 関は従来のシフトレウスタを使 用したC T回銘の契筋例、 明1回はぼ 3 間の動作 を説明するタイムチャート、 部5 回は本発明にか か3 L 突縮例のプロック図、 第6 回は不発明の尼 用例を示すプロック図である。

第1図



第 3 図



第 6 図

